Prinsip Pembentukan FET
Gambar A menunjukkan struktur suatu FET saluran N. FET ini terdiri dari batang semi konduktor tipe N yang pada kedua sisinya diapit bahan semi konduktor tipe P. Ketiga elektroda pada FET adalah Gate, Drain, dan Source. Antara gate dan source dipasang tegangan VGG yang merupakan reverse bias.
Karena dioda antara gate dengan source merupakan reverse bias, maka timbul depletion layer pada junction, lihat Gambar B.
Supaya terjadi aliran arus listrik antara source drain antara kedua elektroda ini dipasang sumber tegangan VDD. Besar kecilnya arus yang mengalir tergantung dari lebarnya depletion layer.
Jika VGG besar, depletion layer akan menjadi sedemikian lebarnya hingga hampir menutup saluran antara source drain karena pada depletion layer tidak ada pembawa muatan. Hal ini berarti, bahwa jumlah pembawa muatan pada saluran menjadi berkurang, karena itu arus drain yang mengalir akan menjadi kecil.
Sebaliknya bila VGG kecil, depletion layer cukup tipis dan saluran antara source drain cukup lebar. Dengan demikian arus yang mengalir akan besar, jadi tegangan menentukan besarnya arus yang mengalir antara source drain. Karena gate ini dalam keadaan reverse bias, maka gate dapat dianggap sama dengan nol.
Karena dioda antara gate dengan source merupakan reverse bias, maka timbul depletion layer pada junction, lihat Gambar B.
Supaya terjadi aliran arus listrik antara source drain antara kedua elektroda ini dipasang sumber tegangan VDD. Besar kecilnya arus yang mengalir tergantung dari lebarnya depletion layer.
Jika VGG besar, depletion layer akan menjadi sedemikian lebarnya hingga hampir menutup saluran antara source drain karena pada depletion layer tidak ada pembawa muatan. Hal ini berarti, bahwa jumlah pembawa muatan pada saluran menjadi berkurang, karena itu arus drain yang mengalir akan menjadi kecil.
Sebaliknya bila VGG kecil, depletion layer cukup tipis dan saluran antara source drain cukup lebar. Dengan demikian arus yang mengalir akan besar, jadi tegangan menentukan besarnya arus yang mengalir antara source drain. Karena gate ini dalam keadaan reverse bias, maka gate dapat dianggap sama dengan nol.
Ayo Gabung Grup Telegram Diskusi Elektronika Dasar
Tidak ada komentar
No spam, no active link, please ^_^